

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-305145

(43)Date of publication of application : 28.11.1997

(51)Int.Cl.

G09G 3/30

G09F 9/33

(21)Application number : 08-121172

(71)Applicant : FUJI ELECTRIC CO LTD

(22)Date of filing : 16.05.1996


(72)Inventor : KAWAKAMI HARUO
SHIRAISHI YOTARO
KOBAYASHI MAKOTO

(54) DISPLAY ELEMENT DRIVING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To enable high quality gradation display by measuring a current flowing in each pixel for each pixel and controlling current made to flow in each pixel to the prescribed value required for display operation.

SOLUTION: A switch 21 is turned on at the time of display operation, a current from a power source 24 is passed through the switch 21, and supplied to a pixel of a display element. A current is not made to flow in a resistor 20. When the switch 21 is turned off, a current flowing in a pixel is measured, a current is supplied to a pixel through the resistor 20. The prescribed operation is performed by an arithmetic and logic unit 22. And a current value (i) flowing a pixel obtained by measurement is compared with the prescribed current value (i1) to be made to flow in a pixel, measurement is performed again. When a difference between the current value (i1) and the current value (i) is made in an allowable range, power source voltage V1 at the time of display operation is set as power source voltage, while stored in a memory 23. At the time of next measurement, measurement can be performed for a short time by setting an initial value of power source voltage V2 as a value of $V1 + i \times \text{a value of the resistor } 20$.



LEGAL STATUS

[Date of request for examination]

25.12.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3106953

[Date of registration]

08.09.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-305145

(43) 公開日 平成9年(1997)11月28日

(51) Int.Cl. ⁴	識別記号	庁内整理番号	F I	技術表示箇所
G 0 9 G 3/30		4237-5H	G 0 9 G 3/30	J
G 0 9 F 9/33			G 0 9 F 9/33	M

審査請求 未請求 請求項の数3 O L (全 6 頁)

(21) 出願番号 特願平8-121172

(22) 出願日 平成8年(1996)5月16日

(71) 出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72) 発明者 川上 春雄

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72) 発明者 白石 祥太郎

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72) 発明者 小林 誠

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74) 代理人 弁理士 山口 巖

(54) 【発明の名称】 表示素子駆動方法

(57) 【要約】

【課題】 焼き付きが少なく高品質表示が可能な表示素子の駆動方法を得る。

【解決手段】 表示素子を構成する各画素に流す電流を表示動作に必要な所定値に制御する。



【特許請求の範囲】

【請求項1】有機薄膜発光素子を用いる表示素子の駆動方法であって、表示素子を構成する各画素毎に各画素に流れる電流を測定し各画素に流す電流を表示動作に必要な所定値に制御することを特徴とする表示素子駆動方法。

【請求項2】制御は各画素の電源電圧を表示動作の前に予め操作して行うことを特徴とする請求項1に記載の表示素子駆動方法。

【請求項3】制御は各画素の電源電圧を表示動作と同時に操作して行うことを特徴とする請求項1に記載の表示素子駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は有機薄膜発光素子を用いた表示素子の安定な駆動方法に関する。

【0002】

【従来の技術】有機薄膜発光素子は、発光に必要な駆動電圧が低く、各種発光材料の適用により発光色の選択が可能であることから、近年においてその研究が活発化している（例えば米国特許3,530,325号）。その中でも発光効率を向上させる目的で、陽極／正孔注入層／発光層／陰極からなる積層型の有機薄膜発光素子を用いて、10V以下の駆動電圧で1000Cd/m²以上の輝度が得られたという報告（特開昭57-51781号公報）がなされて以来、研究に拍車がかけられた。

【0003】図9は従来の有機薄膜発光素子を示す断面図である。支持体である透明な基板1上に、透明導電膜である陽極2、有機材料である正孔注入層3、発光層4、電子注入層5、及び金属材料である陰極6が形成される。陰極6は発光層4からの光を反射して基板1からの光の出射効率を高める機能も合わせ持つものである。図10は従来の異なる有機薄膜発光素子を示す断面図である。発光層4に電子注入層5の機能を兼ね備えさせた構造である。

【0004】上述のような従来の有機薄膜発光素子は、発光を継続するとともに素子の抵抗が増加し、このために定電圧で素子の駆動を継続すると、画素を流れる電流の減少が起こりこのために発光の減衰が顕著になる。また上述の素子抵抗の増加の程度は各画素毎に異なり、定電圧で素子の駆動を継続すると、各画素の劣化状態を反映する形で残像が現れて、いわゆる画面の焼き付きが起こる。

【0005】さらに高品質の表示を行う際に要求される階調表示を素子の輝度によって実現しようとする際には、素子の電源電圧により制御を行うと、制御の電圧幅が狭いために各画素の劣化状態の差異によって上述の焼き付きが顕著に現われ表示品質が悪くなる。図3は画素を流れる電流と印加電圧の関係を示す線図である。特性線11は駆動初期の電流電圧特性であり、特性線12は

所定時間経過後のものである。駆動初期の印加電圧と電流の関係11は基本的に指数関数に類似の関数であり、電圧とともに電流は急激に立ち上る。駆動時間が長くなるとともに特性線は12のように変化し、初期の電圧13のまま駆動を継続すれば電流は初期値14から15にまで減少する。有機薄膜発光素子の発光は注入された電荷の再結合によるものであり、駆動に伴う劣化により効率は低下するが基本的には電流値に比例するものであるから発光量は電流とともに急激に低下する。従って有機薄膜発光素子の駆動方法としては素子全体に流れる電流を一定に保って駆動する方法が一般に行われている。この場合に電流は初期値14に維持するために素子は印加電圧を16に上昇して駆動される。

【0006】図4は有機薄膜発光素子の輝度と駆動時間の関係を示す線図である。特性線10は定電流で素子を駆動したときの特性であり、特性線9は素子を定電圧で駆動したときの特性である。図に示すように定電流で駆動すると効率の低下により輝度は駆動時間とともに次第に減少するが、定電圧で駆動する場合に比較してはるかに特性低下が少ない。

【0007】例えば前述の図10に示す素子を用いた場合には、初期輝度100Cd/m²で定電圧で素子を連続駆動すると、約20時間で輝度は半減する。これに対し定電流となるよう電圧を補償しながら駆動すると、同じ素子でも約500時間の輝度半減期を得ることができる。このように定電流で素子を駆動することが有機薄膜発光素子の寿命延長に有効なことは良く知られている。

【0008】

【発明が解決しようとする課題】しかしながら上述のような定電流による素子の駆動方法は、寿命の延長には有効であるが、各画素の劣化の不均一性に起因する焼き付きを抑制することができず、また階調による高品質な表示も行うことができないという問題があった。この発明は上述の点に鑑みてなされその目的は、定電流駆動の方法に改良を加え、焼き付きが少なく高品質表示が可能な表示素子の駆動方法を提供することにある。

【0009】

【課題を解決するための手段】上述の目的はこの発明によれば有機薄膜発光素子を用いる表示素子の駆動方法であって、表示素子を構成する各画素毎に各画素に流れる電流を測定し各画素に流す電流を表示動作に必要な所定値に制御することにより達成される。上述の発明において制御は各画素の電源電圧を表示動作の前に予め操作して行うこと、または制御は各画素の電源電圧を表示動作と同時に操作して行うことが有効である。

【0010】有機薄膜発光素子を用いた表示素子は、各画素毎に劣化の程度が異なるから、各画素の印加電圧を操作して各画素につき電流値が所定の値となるように制御される。電流値は定値制御、発光効率の変化を付加した追値制御により所定値に制御される。このようにして

抵抗変化や発光効率の変化等に起因する画素間の劣化の不均一性が補償される。また階調信号を付加した追値制御により表示素子の高品質な階調表示を行うことができる。

【0011】

【発明の実施の形態】各画素の走査は、陽極と陰極の組合わせを走査ラインとデータラインの組合わせとして用いて行う。各画素の電流制御は、各画素の電源電圧を表示動作の前に予め独立に操作して設定し次いで表示動作を行って電流値を所定値に制御する方法、または各画素の電源電圧を表示動作と同時に操作して電流値を所定値に制御する方法を用いる。

【0012】各画素の電源電圧を表示動作の前に予め独立に操作し次いで表示動作を行う前者の場合には、例えば素子駆動電源に抵抗素子を直列に付加挿入し、抵抗素子の電圧降下により画素に流れる電流を測定し、画素に対する印加電圧を調節する動作を表示動作の前に予め行うことにより達成することができる。電流制御を表示動作と同時に行う後者の場合には、例えばトランジスタを用いる定電流回路により高速度の表示動作を行うことが

【0013】階調表示は、有機薄膜発光素子の輝度が電流に比例することから、表示動作の前または表示動作と同時に階調電流信号を入力して行うことができる。

【0014】

【実施例】

実施例1

表示素子としては、対角寸法 10.4 インチ、画素数が 640×480 の所謂 VGA クラスの表示素子を用いた。画面は画素数が 640×240 の2分割として各画面は 60 Hz の周期で走査される。走査ラインは 240 本のラインを持つ陰極を用いた。640 本のラインを持つ有機薄膜発光素子の陽極はデータラインとした。

【0015】図5はこの発明の実施例に係る表示素子の画素とライン列を示す要部説明図である。データライン列18と走査ライン列17の立体交差部が画素19である。素子は厚さ0.5mmの平面ガラス基板1上に、陽極2*

$$i = V_0 / R_0$$

$$V_1 = V_2 - V_0$$


測定で得られた i と、画素に流す所定の電流値 i_1 を比較することにより、電源電圧 V_2 を補正し、再度測定動作を行う。 i_1 と i の差が許容範囲となった時点で V_1 を電源電圧として設定するとともに、メモリー23に記憶する。次の測定動作時には、 V_2 の初期値を $V_1 + i \times R_0$ と設定することにより測定を短時間で終了することが可能である。

【0021】測定兼電源回路28は各データラインに1

*のパターンを形成した後、有機層である正孔注入層3、発光層4を形成した。有機層の膜厚は、それぞれ50nm、70nmである。正孔注入層3、発光層4には、それぞれ以下に示すジアミン化合物、アルミキレート化合物を用いた。


【0016】

【化1】



【0017】

【化2】



【0018】次に陰極6のパターンを膜厚200nmで形成した。陰極6はMgIn合金(In含有率5体積%)を用いた。最後に封止層7としてフッ素樹脂をガラスウールに含浸させたものを形成した。このように構成した表示素子の各データライン列に測定兼電源回路28を接続した。図1はこの発明の実施例に係る表示素子の測定兼電源回路を示すブロック図である。

【0019】図2はこの発明の実施例に係る表示素子の測定兼電源回路の接続を示すブロック図である。表示動作時にはスイッチ21がオンであり電源24からの電流はスイッチ21を通して表示素子の画素に供給される。抵抗20には電流は流れない。スイッチ21がオフとなると画素に流れる電流の測定が行われ電流は抵抗20を通して画素に供給される。抵抗20の両端の電位差をもとに、演算回路22では以下のような演算を行う。

【0020】

R_0 : 抵抗20の抵抗値

V_0 : 抵抗20の両端の電位差

i : 画素に流れる電流値

V_2 : 測定動作時の電源電圧

V_1 : 表示動作時の電源電圧

対1で取り付け、測定時間の短縮を図っている。画素の電源電圧を操作し設定し記憶したのちに画素の表示動作が行われる。上述のように電源電圧の操作、設定、記憶の測定動作を表示動作の前に表示と独立に行う場合には、測定と表示とを分離することにより高速度な表示を安定して行うことができる。また電流計測に必要な付加抵抗を表示動作時に切り離して消費電力を低下を図ることができる。一般に表示素子では、各画素の発光時間は、

パネルの走査線の数、走査周期、時間分割による階調表示等の必要性で決定される。例えばVGAクラスの表示素子では、おおよそ70マイクロ秒以下のパルス発光となるため、電流の駆動は高速の応答性を持つことが必要である。素子の劣化は駆動パルスの時間領域と比較してはるかに遅いために劣化の補償は高速であることを要しない。たとえば付加抵抗素子による各画素の電流特性の測定を、表示素子の使用開始前に行ったり、焼きつき補正スイッチ等により随時行うことができる。

実施例2

表示素子としては、対角寸法 5.2 インチ ピクセル数が320×240の所謂1/4VGAクラスの表示素子を用いた。画面は画素数が320×120の2分割として各画面は60Hzの周期で走査される。走査ラインは120本のラインで有機薄膜発光素子の陰極を用いた。データラインは320本のラインで有機薄膜発光素子の陽極を用いた。

【0022】素子は実施例1と同様の方法により製作した。図6はこの発明の異なる実施例に係る表示素子の測定回路を示すブロック図である。図7はこの発明の異なる実施例に係る表示素子につき測定回路の接続を示すブ

ロック図である。
【0023】データライン列に測定回路25、電源回路26、スイッチング回路27A、27Bが取り付けられる。測定回路25は実施例1に示した測定兼電源回路28と同様の機能を果たすものであり、演算結果は各データラインの電源回路26へ転送される。スイッチング回路27A、27Bは、表示動作と測定動作の切替えとともに、各データライン列の測定動作を順次走査する機能を持つ。この方式は測定回路を個別のライン毎に必要とせず1式の測定回路で足りる利点がある。

【0024】上記実施例の他に測定回路25を複数個として、実施例1と2の中間の方法をとることも勿論可能である。

実施例3

素子の構成および製作は実施例2に述べたものと同様である。図8はこの発明のさらに異なる実施例に係る表示素子の測定兼電源回路を示す接続図である。

【0025】測定兼電源回路28Bは図2に示す測定兼電源回路28に替えて各ライン列に取り付けられる。測定兼電源回路28Bは電圧-電流変換回路である。入力としてはデジタルデータを用いた。測定兼電源回路28Bの詳細を以下に説明する。オペアンプ29の正入力には、駆動回路31の制御(階調)電圧信号を与える。オペアンプの出力はトランジスタ30のベースへ接続する。トランジスタ30のエミッタは抵抗33を介して接地される。トランジスタのコレクタは画素32の陰極に接続する。オペアンプ29が動作することにより、制御(階調)電圧信号の電位 V_i とトランジスタ30のエミッタ電位が一致するところまでトランジスタのベース電位

が変化する。したがってエミッタ電位は常に入力と等しくなるようにコレクタ電流が調節され、この電流が画素を流れる。抵抗33の抵抗値およびトランジスタの電力損失によって電源電圧が調整される。また有機薄膜発光素子の正極に接続する走査回路については、通常のFETを使用してスイッチ動作を行わせた。

実施例4

階調表示を行わせるために、駆動回路31としてDAコンバータを用いその出力をオペアンプ29の正入力にする以外は実施例3と同様にした。DAコンバータ出力は、階調に比例した電圧を発生すればよい。このとき有機薄膜発光素子の輝度はほぼ階調入力に比例しており、容易に階調表示を行うことができる。

【0026】

【発明の効果】この発明によれば表示素子を構成する各画素毎に各画素に流れる電流を測定し各画素に流す電流を表示動作に必要な所定値に制御するので、有機薄膜発光素子を用いた表示素子のように各画素毎に劣化の程度が異なる場合においても各画素につき電流値が所定の値となるように制御され抵抗変化や発光効率の変化等に起因する画素間の劣化の不均一性が補償される。また階調信号を付加した追値制御により表示素子の高品質な階調表示を行うことができる。

【図面の簡単な説明】

【図1】この発明の実施例に係る表示素子の測定兼電源回路を示すブロック図

【図2】この発明の実施例に係る表示素子の測定兼電源回路の接続を示すブロック図

【図3】画素を流れる電流と印加電圧の関係を示す線図

【図4】有機薄膜発光素子の輝度と駆動時間の関係を示す線図

【図5】この発明の実施例に係る表示素子の画素とライン列を示す要部説明図

【図6】この発明の異なる実施例に係る表示素子の測定回路を示すブロック図

【図7】この発明の異なる実施例に係る表示素子につき測定回路の接続を示すブロック図

【図8】この発明のさらに異なる実施例に係る表示素子の測定兼電源回路を示す接続図

【図9】従来の有機薄膜発光素子を示す断面図

【図10】従来の異なる有機薄膜発光素子を示す断面図

【符号の説明】


- 1 基板
- 2 陽極
- 3 正孔注入層
- 4 発光層
- 5 電子注入層
- 6 陰極
- 7 封止層
- 8 電源

- 7
- 9 定電圧駆動したときの輝度変化
 - 10 定電流駆動したときの輝度変化
 - 11 駆動初期の電流電圧特性
 - 12 所定時間経過後の電流電圧特性
 - 13 初期の電圧
 - 14 初期の電流
 - 17 走査ライン列
 - 18 データライン列
 - 19 画素
 - 20 抵抗
 - 21 スイッチ
 - 22 演算回路
 - 23 メモリー


- * 24 電源
- 25 測定回路
- 26 電源回路
- 27A スイッチング回路
- 27B スイッチング回路
- 28 測定兼電源回路
- 28B 測定兼電源回路
- 29 オペアンプ
- 30 トランジスタ
- 10 31 駆動回路
- 32 画素
- 33 抵抗

*


【図1】




【図2】




【図6】



【図3】





【図4】




【図9】


【図8】



【図5】



【図7】



【図10】

